DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

009109885

\*\*Image available\*\*

WPI Acc No: 1992-237316/199229

XRPX Acc No: N92-180736

Thin film semiconductor device for EL display - has low concentration conductivity type impurity introduced in polysilicon@ layer NoAbstract

Patent Assignee: FUJI XEROX CO LTD (XERF )
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4119634

A 19920421 JP 90239004

A 19900911 199229 B

Priority Applications (No Type Date): JP 90239004 A 19900911

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4119634

7 H01L-021/336

Title Terms: THIN; FILM; SEMICONDUCTOR; DEVICE; ELECTROLUMINESCENT; DISPLAY; LOW; CONCENTRATE; CONDUCTING; TYPE; IMPURE; INTRODUCING;

POLY; SILICON; LAYER; NOABSTRACT

Derwent Class: U11; U12; U14

Α

International Patent Class (Main): H01L-021/336

International Patent Class (Additional): H01L-021/22; H01L-021/225;

H01L-029/784 File Segment: EPI DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03754534

\*\*Image available\*\*

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

04-119634 [JP 4119634 A]

PUBLISHED:

April 21, 1992 (19920421)

INVENTOR(s): HIROTA MASANORI

**FUSE MARIO** 

APPLICANT(s): FUJI XEROX CO LTD [359761] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

02-239004 [JP 90239004]

FILED:

September 11, 1990 (19900911)

INTL CLASS:

[5] H01L-021/336; H01L-021/22; H01L-021/225; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 1246, Vol. 16, No. 372, Pg. 137,

August 11, 1992 (19920811)

#### ABSTRACT

PURPOSE: To manufacture a thin film semiconductor device in excellent controllability characteristics by a method wherein, the title manufacture is provided with the film formation process to laminate a thin film layer on an impurity holding film and the photoenergy amorphous silicon to thermal-diffuse the conductivity type impurity of irradiating process film in the amorphous silicon layer to be impurity holding into a polysilicon layer with the low crystallized simultaneously concentration conductivity type impurities led-therein.

CONSTITUTION: An amorphous silicon layer 22 is pulse-irradiated using an excimer laser to instantaneously melt down the layer 22 and then phosphorus atoms are thermal-diffused in the layer 22 from an impurity holding film 21 to evenly form a low concentration led-in region while the amorphous silicon layer 22 is crystallized to form a polysilicon layer 2 doped with the low concentration phosphorus atoms. On the other hand, the polysilicon layer 2 is pulse- irradiated using the excimer laser and a gate electrode G as a mask so as to form a source electrode S and a drain electrode D. Through these procedures, the title thin film semiconductor device in excellent controllability characteristics can be manufactured easily and without fail.

#### 18日本国特許庁(JP)

00 特許出願公開

#### 平4-119634 @ 公 開 特 許 公 報 (A)

®Int. Cl. 5

**递別記号** 

庁内整理番号

@公開 平成4年(1992)4月21日

H 01 L 21/336

EP

8518-4M. 8518-4M

9056-4M H 01 L 29/78 3 1 1

審査請求 未請求 請求項の数 2 (全7頁)

薄膜半導体装置とその製造方法 60発明の名称

> 頭 平2-239004 ②特

**多出** 顧 平2(1990)9月11日

田 広 何 発明

匩 起 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社

海老名事業所内

マリオ 布施 四発 明 者

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事套所内

外2名

る出

富十ゼロツクス株式会

東京都港区赤坂3丁目3番5号

社

弁理士 中村 智廣 60代 理 人

1. 発明の名称

薄膜半導体装置とその製造方法

- 2. 特許請求の転囲
- (1) 基板と、

この基板に設けられ活性層を構成する薄膜のボ リシリコン를、

とを備える薄膜半導体装置において、

上記ポリシリコン層内に低濃度の導電型不鈍物 が導入されていることを特徴とする薄膜半導体装 E.

(2) 特許請求の範囲第1項記載の薄膜半導体装置 の製造方法において、

上記基板上に導電型不能物を保持する不能物保 持皮膜を成膜し、かつ、この不純物保持皮膜面上 に薄膜のアモルファスシリコン層を蔵屋する成裏 工程と、

このアモルファスシリコン署へ光エネルギを履 射し上記不執物保持皮膜の導電型不執物をアモル ファスシリコン層内に熱拡散させると共に、アモ

ルファスシリコン層を結晶化させて低濃度の導電 型不純物が導入されたポリシリコン層にする光エ メルギ開射工程、

とを具備することを特徴とする御襲半等体装置の 製造方法。

3. 発明の詳細な説明

〔歳業上の利用分野〕

本発明は、エレクトロルミネッセンスディスプ レイ、波晶ディスプレイ等各種装置の駆動用等に 利用される理算半導体装置に係り、特に、制御特 性に優れた菩膜半導体装置とその製造方法に関す るものである。

〔従来の技術〕

この種の薄膜半導体装置として HOS型半導体を 例に挙げて説明すると、第4図~第5図に示すよ うにガラス基板(a)と、このガラス基板(a) 上に設けられたポリシリコン磨(b)と、このポ リシリコン層(b)の両端部に接続されたソース 電極(S)・ドレイン電極(D)と、絶縁膜を介 しポリシリコン層(b)上に設けられたゲート電 極(G)とでその主要部を構成する装置が知られている。

そして、この\_MOS型半導体装置においては、上記ソース電板(S)・ドレイン電極(D)間にドレイン電圧(Vo)を印加し、かつ、ゲート電板(G)に所定のゲート電圧(Vo)を印加することでポリシリコン層(b)にチャンネルが形成れる一方、上記ゲート電圧(Vo)を下げて「しきい値電圧 Vrm1 以下にすると上記ポリシリコを開(b)にチャンネルが形成されなくなり、半個に対しているもので、上端に利用されているものである。

[発明が解決しようとする課題]

ところで、この他の MOS型薄黒半導体装置において活性層を構成するポリシリコン層(b)には、イントリンシックのポリシリコンが適用されている関係上このポリシリコン層(b)内のキャリア数が少なく、上記ゲート電極(G)に所定の電圧

では、ガラス、石英等の絶縁性基板の他、表面に 絶縁層を成襲することを条件に金属等の導電性基 板も連用できる。

また、ポリシリコン層内に導入される導電型型に 純物としては、この手段をn型の薄膜半導体装置 に適用した場合、リンチモン薄膜や 3 個の原子が利用でき、一ては、アルミニウム の原子が利用できないでは、アルミニウム に適用した場合においた。アルミニウム の原子が利用である。 が対した場合においた。 から、また、その導性を維持できる程度の低温度に 設定することを要する。

一方、請求項2に係る発明は、

請求項1に係る薄膜半導体装置の製造方法を前 機とし、

基板上に導電型不純物を保持する不純物保持皮 膜を成膜し、かつ、この不純物保持皮裏面上に薄 膜のアモルファスシリコン層を積層する成膜工程 と、

このアモルファスシリコン層へ光エネルギを飛

を印加してキャリアを誘起させようとしてもチャネル形成復気にキャリアが集まり難く『しきい値電圧Vτκ』が高くなる欠点があり、かつ、ポリシップ数も多いことから上記『しきい値電圧Vτκ』が経時的に変動し易い欠点がありその制御特性が無い問題点があった。

本発明は以上の問題点に着目してなされたもので、その課題とするところは、制御特性に優れた 疎膜半導体装置とその製造方法を提供することに まる

(課題を解決するための手段)

すなわち請求項1に係る発明は、

基板と、

この基板に設けられ活性層を構成する薄膜のポ リシリコン層、

とを備える薄膜半導体装置を前提とし、

上記ポリシリコン層内に低濃度の郷電型不純物 が導入されていることを特徴とするものである。

この請求項1に係る発明において上記基板とし

射し上記不純物保持皮膜の導電型不純物をアモルファスシリコン層内に無拡散させると共に、アモルファスシリコン層を結晶化させて低濃度の導電型不純物が導入されたポリシリコン層にする光エ ホルギ吸射工程、

とを具備することを特徴とするものである。

この情求項 2 に係る発明において成譲工程における不純物保持皮膜としては、この手段を n 型の薄膜半導体装置に適用した場合、リン、アンチモン、 プラ型の薄膜半導体装置に適用した場合においては、アルミニウム、ガリウム、ポロン、ジウム等 3 毎の原子を保持する材料が利用できる。

以下、この不純物保持皮膜に進用できる具体的 材料名とその成膜方法について説明する。

↑□型の薄膜半導体装置↓

- ◎ 5 笛の原子を含むシリコン線:
  - ①Si:P… SiH. とPH. の混合ガスを用いたプラズマCVD 法又は減圧CVD 法、PH. とAr芽 囲気中のシリコンのスパッタリング法。

- ②Si:Sb 、Si:As …Sb又はAsをドープしたSi のスパッタリング法、SiH。と AsH。、あ るいは SiH。と SbH。の混合ガスを用いた プラズマCVD 法。
- ◎リンを含んだ SiO. 膜(PSG):

SiH、とPH。と O。の混合ガスを用いた常圧 CVD 法、減圧CVD 法、又は、プラズマCVD 法、 、及び、SOG(塗布焼成酸化膜) 塗布法。

- ©リンを含んだ室化シリコン菓(SiN): SiH, とNH, とPH。の混合ガスを用いたプラ ズマCVD 法。
- ◎リンを含んだ炭化ケイ素(SiC): SiH。とCH。とPH。の混合ガスを用いたプラ ズマCVD 法。

#### 【p型の海膜半導体装置】

- ◎3年の原子を含むシリコン菓:
  - ①Si:Al … SiE、と有機金属ガスであるトリメチルアルミニウム(TMA) の混合ガスを用いたプラズマCVD 法。

より上記アモルファスシリコン層を散解し、この 散解されたアモルファスシリコン層内へ上記不純 物保持皮膜より不純物を熱拡散させることができ、 かつ、アモルファスシリコン層を結晶化させるこ とが可能なものなら任金であり、例えば、Ar\*、 &r\*等のイオンレーザや、CO。等のガスレーザ、 及び、ArF 、XeCl、KrP 等のエキシマレーザ等が 適用できる。

そして、上記不純物保持皮質の膜厚とこの皮質 中の不純物濃度、及び、上記光源からの光エネル ギの限計パワーや照射時間を適宜調整することで ポリシリコン層内へ無拡散させる不純物の拡散量 や拡散距離を制御でき、従って、必要な速度の導 電型不純物をポリシリコン層内の所定部位に導入 することが可能となる。

尚、これ等請求項1~2に係る発明の適用範囲 については、上述した MOS型の薄膜半導体装置に 適用できる他、薄膜のポリシリコン層を活性層と する『パイポーラ型』の薄膜半導体装置にも適用 可能である。

- ②Si:8-- SiH、と B.H、の混合ガスを用いた プラズマCYD 法。
- ②Si:Ga … SiH、と有線金属ガスであるトリ メチルガリウム(TMG) の混合ガスを用いた プラズマCVD 法。
- ④Si:In … SiH、と有機金属ガスであるトリメチルインジウム(TMI) の混合ガスを用いたプラズマCVD 法。
- ②ポロンを含んだ \$iO。 膜(BSG):
  SiH、と B.H. と O, の混合ガスを用いたプラズマCVD 法、 SiH, と B.H. と N.O の混合ガスを用いたプラズマCVD 法。
- ②ボロンを含んが整化シリコン数(SiN): SiH。とNH。と B+H。の混合ガスを用いたブラズマCYD 法。
- ②ボロンを含んだ炭化シリコン膜(SIC): SiH, とCH。と B.H. の混合ガスを用いたプラズマCVD 法。

次に、上記光エネルギ照射工程における光輝と しては、これ等光振から照射された熱エネルギに

#### [作用]

欝求項1に係る発明によれば、

ポリシリコン層内に低級度の事電型不純物が導入されているためポリシリコン層内のキャリア数が多くなり、例えば、この手段を MOS型の薄膜半導体装置に適用した場合、この導入された導電型不純物よりキャリアが集まり易くなり、この結果、『しまい値電圧Vtall が低くなると共に、

上記ポリシリコン層の結晶粒界面でキャリアが 多数トラップされても導入された導電型不純物よ り折たなキャリアが補給されるため『しきい値電 圧 V re 』 の経時的変動が起こり難くなる。

一方、請求項2に係る発明によれば、

上記基板上に導電型不純物を保持する不純物保 特皮膜を成膜し、かつ、この不純物保特皮膜面上 に薄膜のアモルファスシリコン層を被磨する成態 工程と、

このアモルファスシリコン層へ光エネルギを照射し上記不純物保持皮膜の導電型不純物をアモル

ファスシリコン層内に熱拡散させると共に、アモルファスシリコン層を結晶化させて低速度の導電型不純物が導入されたポリシリコン層にする光エネルギ照射工程、

とを具備しているため、

以下、本発明を MOS型の薄膜半導体装置に進用 した実施例について図面を参照して詳細に説明する。

すなわち、この実施例に係る薄膜半導体装置は、 第1図~第2回に示すようにガラス基板(1)と、 このガラス基板(1)上に成績され導電型不能物

集まり易くなり、この結果、この薄裏半導体装置 における(しきい値電圧 V rul)が低くなると共に、

上記ポリシリコン層(2)の結晶粒界面でキャリアが多数トラップされてもドープされたリン原子により上記チャネル形成領域に新たなキャリアが補給されるため《しきい値電圧 V tal J の経時的変動が起こり難くなる。

従って、薄膜半導体装置の特性を長期に亘って 保持でき、その制御特性が向上する利点を有して いる。

#### 『薄膜半導体装置の製造工程』

以下、この実施例に係る薄膜半導体装置の製造 工程を図面を参照して詳細に説明する。

まず、第3回(A)に示すようにガラス基板 (商品名コーニング7058)(1)面上に、 500~ 600℃、 0.5~1.0Torr の条件下、シランガスと 水常帯駅のホスフィンガス(含有PH:: Jppm)を 用いた減圧CVD 法により厚さ数10人のシリコン製 不執物保持皮膜(21)を成譲し、かつ、この面上 であるリン原子が10<sup>11</sup>\*atoms/cd程度ドープされたポリシリコン暦(2)と、このポリシリコン暦(2)の両端部に設けられ高級度のリン原子がドース・ドレイン電極(S)(D)と、ポリシリコン居(2)上に設けられたSiOで製のドープされたSiOで製作・プロン原子がドープされたポリシリコン原体(G)と、これ等面に設けられたSiNで製作して、これが関ロ(5)を介している原体(4)に設けられた関ロ(5)を介して、この配線を(4)に設けられた関ロ(5)を介して、200元線を(5)とでその主要部が構成されているものである。

そして、この実施例に係る MOS型の薄膜半導体 装置においては、活性層を構成する上記ポリシリ コン層 (2) 内に10<sup>11</sup> atoms/cd程度のリン原子が ドープされているため、その分、従来の半導体装 置に較べてポリシリコン層 (2) 内のキャリア 鼓 が多くなり、上記ゲート電極 (G) に所定の電圧 を印加した場合、チャネル形成領域にキャリアが

に真空を破らずにシランガスを用いた減圧CVD 法により厚さ1000~5000人のアモルファスシリコン 層 (22) を遠続的に成蹊する。

尚、上記献圧CVD 法における反応ガスの流量条件については以下の通りである。すなわち、

『不純物保持皮膜(21)』

SiH. (シラン) : 水業希駅のホスフィン = 100:100 SCCM

『アモルファスシリコン層(22)』

SiH, (シラン) = 100 SCCM

次いで、第3回(B)に示すように上記アモルファスシリコン層(22)面へ、波長 308nmの ReC1エキシマレーザを用い、エネルギ密度 100~1000 ml/ clの条件下、繰り返し周波数50Hzで 1~100パルス照射してアモルファスシリコン層(22)を瞬時に融解させると共に、不純物保持皮膜(21)からリン原子をアモルファスシリコン層(22)内へ熱拡散させて10<sup>11</sup> at cms/cl 程度の低温度導入領域を一様に形成し、かつ、上記アモルファスシリコン層(22)を結晶化させて低濃度のリン原子が

特間平4-119634(5)

ドープされたポリシリコン層(2)を形成する。

尚、上記減圧CVD 法における成膜条件について は以下の通りである。すなわち、

f \$10.旗(30) J

ガラス基板(1)温度:400~430℃

ガス流量:SIH。: O,:He=50:50:1000 SCCM

圧力: O. BTorr

『リンドープポリシリコン族(G゚)』

ガラス基板 (1) 温度:500~600 ℃

示すような層間絶縁膜(4)を形成した後、ウエットエッチング法にて上記層間絶縁膜(4)に関ロ(5)を開設し、かつ、アルミニウム製の配線部(6)を形成して第3図(J)に示すようなMOS型の薄膜半導体装置を得た。

尚、この製造方法においては、上記ゲート電極(G)をマスクにし水業希釈のPB。ガス雰囲気中においてXeCIのエキシマレーザを照射してソース電極(S)・ドレイン電極(D)を形成しているが、この形成方法に変えて、例えばPSG膜(リン原子を保持するSiO。膜)をゲート電極(G)とポリシリコン層(2)上に成膜し、かつ、この節上からエキシマレーザを照射してソース電極・ドレイン電極(S)(D)を形成してもよい。

#### [発明の効果]

前求項1に係る発明によれば、

ポリシリコン層内に低速度の導電型不純物が導入されているためポリシリコン層内のキャリア数が多くなり、例えば、この手段を MOS型の薄膜半導体装置に適用した場合、この導入された導電型

ガス液量:Silla:水業希釈のPHa(lppm)

= 100:100 SCCM

圧力: 0.5 ~ 1.0Torr

そして、フォトリソグラフィー法によるパターニング処理をして第3図(F)に示すようにがート電極(G)とゲート絶縁(3)とをそれぞれ形成し、かつ、第3図(G)に示するのPH」がス字囲気中において1のエキシーのでは、サート電極(G)に対して第3図(H)において1のよりに対して100ml/であった。1000ml/であった。

更に、ソース電極(S)・ドレイン電極(D) が形成された面上にプラズマCVD 法にて7000人の ナイトライド(SiN<sub>e</sub>)を成績して第3回(1)に

不純物よりキャリアが供給されてチャネル形成領域にキャリアが集まり島くなり、この結果、『しきい値電圧 V tra』が低くなると共に、

上記ポリシリコン層の結晶粒界面でキャリアが 多数トラップされても導入された導電型不純物より新たなキャリアが補給されるため『しきい値電 圧 V<sub>TH</sub>』の経時的変動が起こり難くなる。

従って、薄膜半導体装置の制御特性が向上する 効果を有している。

一方、請求項2に係る発明によれば、

不純物保持皮質の膜厚とこの皮膜中の導電型不 ・物温度を適宜調整することでポリシリコと層内 ・ 熱拡散させる不純物の拡散量を制御できる一方、 ・ 上にまのパワーや開射時間を適宜調整することによってもポリシリコン層内へ熱拡散させる不純 ・ 物の重型では散距離を制御でき、この結果、 ・ 体濃度の導電型不純物が導入されたポリシリコン ・ 原を確実に形成することが可能となる。

# 特閒平4-119634(6)

21:不統物保持应職

22:アモルファスシリコン層

### 4. 図面の簡単な説明

第1回~第3回は本発明の実施例を示しており、 第1回は実施例に係る MOS型の薄膜半等体装置の 振略斜視図、第2回は第1回のⅡ~Ⅱ面断面図、 第3回(A)~(J)は実施例に係る MOS型の薄 膜半等体装置の製造工程図を夫々示し、また、第 4回は従来の MOS型の薄膜半導体装置の振略斜視 図、第5回は第4回のV-V面新面図である。

(1) …ガラス基板

(符号說明)

- (2) … ポリシリコン層
- (21) ---不統物保持皮膜
- (22) … アモルファスシリコン層


特 許 出 顧 人 富士ゼロックス株式会社 代 毎 人 弁理士 中 村 智 廣(外2名)
















(D)


し:ガラス高板 o・stひしりコン屋






第 4 図







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

□ OTHER: